## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

09-200036

(43) Date of publication of application: 31.07.1997

(51) Int. CI.

H03K 19/08 G11C 11/413 G11C 11/408 H03K 19/017 H03K 19/0944 H03K 19/20

(21) Application number : 08-005899

(71) Applicant: NEC CORP

(22) Date of filing:

17. 01. 1996

(72) Inventor: TAKAHASHI HIROYUKI


SATO MITSURU


## (54) LOGIC CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT USING IT


#### (57) Abstract:

PROBLEM TO BE SOLVED: To attain a high processing speed, low power consumption and a small layout area.

SOLUTION: A charge extract path being a NAND circuit having consisting of two n-channel MOS transistors(TRs) stacked in two stages conventionally is made up of only one n-channel MOS TR M11 and a signal A is given to a gate electrode. An inverse of a signal VB being an object of logic arithmetic operation is given to a source electrode together with the signal A. Since the number of TRs connected in series is decreased, the current capability is increased and the layout area is reduced. Since the high level of the inverse of the signal VB is compressed into a threshold voltage equal to power supply voltage Vcc-threshold voltage of TR, the circuit speed is increased and the power consumption is reduced. In the case of applying the NAND circuit to a decoder







circuit, since the load capacity for the inverse of signal VB is reduced to 1/2 by allowing adjacent NAND circuits to share the source diffusion layer of the TR M11 in common, the processing speed is more increased and the path is applicable also to a charge supply path for a NOR circuit.

#### **LEGAL STATUS**

[Date of request for examination]

17.01.1996

Date of sending the examiner's decision of rejection]

Searching PAJ Page 2 of 2

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2806335

[Date of registration]

24. 07. 1998

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平9-200036

(43)公開日 平成9年(1997)7月31日


(51) Int.Cl.*		識別記号	庁内整理番号	F	I				技術表示箇所
нозк	19/08			H 0	3 K	19/08		Α	
G11C	11/413					19/017			
	11/408		9199-5K			19/20			
H03K	19/017			G 1	1 C	11/34		302A	
	19/0944							354B	
			客查請求	有	請以	マ項の数17	OL	(全 11 頁)	最終頁に続く
(21)出版番号	<del></del>	特膜平8-5899		(71)	出賦。	人 0000042	237		
						日本館	気株式	会社	
(22)出顧日		平成8年(1996)1月17日				東京都	港区芝	五丁目7番1	号
				(72)	発明:	首 高橋 :	弘行		
						東京都	港区芝	五丁目7番1	号 日本電気株
			'			式会社	内		
				(72)	発明				
			,					五丁目7番1	号 日本電気株
						式会社			
				(74)	代理。	人 弁理士	本京	直樹(外	2名)

#### (54) 【発明の名称】 論理回路及びこれを用いた半導体集積回路


### (57)【要約】

【課題】論理回路の高速化、低電力化、レイアウト面積の縮小を図る。

【解決手段】NAND回路で、従来二つのnMOSトランジスタの二段積み接続で構成していた電荷引抜き経路を、ただ一つのnMOSトランジスタM11で構成し、ゲート電極に信号Aを入力する。ソース電極に、信号Aと共に論理演算の対象となる信号Bの逆相信号▽Bを入力する。直列のトランジスタ数が減るので、電流能力が増大し、レイアウト面積が縮小する。逆相信号▽Bのハイレベルを、電源電圧VCCートランジスタのしきい値電圧に圧縮できるので、回路が高速化、低電力化される。このNAND回路をデコーダ回路に適用する場合、隣り合うNAND回路をデコーダ回路に適用する場合、隣り合うNAND回路とうしでトランジスタM11のソースが散層を共有すると、逆相信号▽Bの負荷容量が従来の約1/2に減少するので、更に高速化できる。NOR回路の電荷供給経路にも、適用できる。



Α	В	B	X <sub>0</sub>					
0	0	1	1					
0	. 1	0	1					
1	0	1	1					
1	1	0	0					
(b)								



#### 【特許請求の範囲】

【請求項1】 出力端子を介して外部の負荷に電荷を供給する少くとも一つ以上の第1のトランジスタと、前記出力端子を介して前記負荷から電荷を引き抜く少くとも一つ以上の第2のトランジスタとを備え、外部から入力される複数の二値論理信号の状態の組合せに応じて前記負荷への電荷の供給又はこれからの電荷の引抜きを行うことにより所定の論理演算を行う構成の論理回路において、

前記第1のトランジスタ及び前記第2のトランジスタの 一方を、ドレイン電極が前記出力端子に接続されたMO S型電界効果トランジスタで構成し、

そのMOS型電界効果トランジスタのソース電極には、 ゲート電極への入力信号と組み合されて論理演算の対象 となるべき信号の、逆相信号を入力する構成であること を特徴とする論理回路。

【請求項2】 請求項1記載の論理回路において、 前記第1のトランジスタ及び前記第2のトランジスタ を、相補形MOS型電界効果トランジスタで構成したこ とを特徴とする論理回路。

【請求項3】 請求項1記載の論理回路において、 前記第1のトランジスタ及び前記第2のトランジスタの うち、前記MOS型電界効果トランジスタで構成される トランジスタとは異るトランジスタを、バイポーラトラ ンジスタを用いて構成したことを特徴とする論理回路。

【請求項4】 請求項2又は請求項3記載の論理回路に おいて、

前記論理回路の出力信号を、バイポーラトランジスタと MOS型電界効果トランジスタとの直列回路からなる出 力段を介して外部に出力する、バイポーラ・CMOSト ランジスタ構成であることを特徴とする論理回路。

【請求項5】 請求項1記載の論理回路において、

この論理回路は、前記MOS型電界効果トランジスタの ソース電極に入力される前記逆相信号を生成する回路を 備え、

前記逆相信号生成回路は、電源線と基準配位点との間に 直列に接続された二つのnチャネル型MOS型電界効果 トランジスタのそれぞれのゲート電極に、前記逆相信号 と同相及び逆相の相補の信号を入力することにより、n チャネル型MOS型電界効果トランジスタにおけるしき い値落ち現象に基づいて、論理振幅が圧縮された前記逆 相信号を生成する構成であることを特徴とする論理回 略

【請求項6】 請求項1記載の論理回路において、 負荷に電荷を供給する前記第1のトランジスタに並列に 第3のトランジスタを設け、その第3のトランジスタの 制御電極に論理出力信号と同相の信号をフィードバック して入力することを特徴とする論理回路。

【請求項7】 それぞれのゲート電極に第1の入力信号 及び第2の入力信号を一つずつ割り扱って入力される、 50 並列接続の二つのpチャネル型MOS型電界効果トランジスタの共通接続のドレイン電極に、第1のnチャネル型MOS型電界効果トランジスタのドレイン電極を接続

その第1のnチャネル型MOS型電界効果トランジスタには、前記第1の入力信号をゲート入力として与え、ソース電極に前記第2の入力信号の逆相信号を入力し、前記二つのpチャネル型MOS型電界効果トランジスタ及び前記第1のnチャネル型MOS型電界効果トランジスタの共通接続のドレイン電極を出力端子に接続したことを特徴とする論理回路。

【請求項8】 請求項7記載の論理回路において、

前記二つのpチャネル型MOS型電界効果トランジスタ 及び前記第1のnチャネル型MOS型電界効果トランジ スタの共通接続のドレイン電極を前記出力端子に接続す るのに替えて、

コレクタ電極が最高電位点に接続されたパイポーラトランジスタと、ドレイン電極が前記パイポーラトランジスタのエミッタ電極に接続された第2のnチャネル型MO 20 S型電界効果トランジスタとを設け、

前記第1のnチャネル型MOS型電界効果トランジスタのドレイン電極を前記パイポーラトランジスタのベース電極に接続し、前記パイポーラトランジスタのエミッタ電極と前記第2のnチャネル型MOS型電界効果トランジスタのドレイン電極との接続節点を出力端子に接続すると共に、

前記第2のnチャネル型MOS型電界効果トランジスタ には、前記第1の入力信号をゲート入力として与え、ソ ース電極に前記第2の入力信号の逆相信号を入力するよ 30 うに構成したことを特徴とする論理回路。

【請求項9】 請求項7又は請求項8記載の論理回路に おいて.

前記並列接続のpチャネル型MOS型電界効果トランジスタに替えて、ゲート電極に一定電位を与えられて常時オン状態にある一つのpチャネル型MOS型電界効果トランジスタを設けたことを特徴とする論理回路。

【請求項10】 それぞれのベース電極に第1の入力信号の逆相信号及び第2の入力信号の逆相信号を一つずつ割り振って入力される、エミッタ電極を共通接続した二つのバイポーラトランジスタのエミッタ電極に、nチャネル型MOS型電界効果トランジスタのドレイン電極を接続し、

前記nチャネル型MOS型電界効果トランジスタには、 前記第1の入力信号をゲート入力として与え、ソース電 極に前記第2の入力信号の逆相信号を入力すると共に、 前記二つのバイポーラトランジスタのエミッタ電極と前 記nチャネル型MOS型電界効果トランジスタのドレイ ン電極との接続節点を出力端子に接続したことを特徴と する論理回路。

【請求項11】 それぞれのゲート電極に第1の入力信

2

号及び第2の入力信号を一つずつ割り扱って入力される、並列接続の二つのnチャネル型MOS型電界効果トランジスタの共通接続のドレイン電極に、第1のpチャネル型MOS型電界効果トランジスタのドレイン電極を接続し、

その第1のpチャネル型MOS型電界効果トランジスタには、前記第1の入力信号をゲート入力として与え、ソース電極に前記第2の入力信号の逆相信号を入力し、前記二つのnチャネル型MOS型電界効果トランジスタ及び前記第1のpチャネル型MOS型電界効果トランジスタの共通接続のドレイン電極を出力端子に接続したことを特徴とする論理回路。

【請求項12】 請求項11記載の論理回路において、 前記並列接続のnチャネル型MOS型電界効果トランジ スク及び前記第1のpチャネル型MOS型電界効果トラ ンジスタの共通接続のドレイン電極を前記出力端子に接 続するのに替えて、

コレクタ電極が最高電位点に接続されたバイポーラトランジスタと、ドレイン電極が前記バイポーラトランジスタのエミッタ電極に接続されソース電極が基準電位点に接続された第3のnチャネル型MOS型電界効果トランジスタと、その第3のnチャネル型に並列接続された第4のnチャネル型MOS型電界効果トランジスタとを設け、

前記第1のpチャネル型MOS型電界効果トランジスタのドレイン電極を前記パイポーラトランジスタのベース 電極に接続し、前記パイポーラトランジスタのエミッタ 電極と前記第3及び第4のnチャネル型MOS型電界効 果トランジスタのドレイン電極との接続節点を出力端子 に接続すると共に、

前記第3のnチャネル型MOS型電界効果トランジスタには、前記第1の入力信号をゲート入力として与え、前記第4のnチャネル型MOS型電界効果トランジスタには、前記第2の入力信号をゲート入力として与えるように構成したことを特徴とする論理回路。

【請求項13】 第1の入力信号をゲート入力とし、第2の入力信号の逆相信号をソース電極に入力されるnチャネル型MOS型電界効果トランジスタのドレイン電極に、それぞれのゲート電極に前記第1の入力信号及び前記第2の入力信号を一つずつ割り振って入力される、並列接続のpチャネル型MOS電界効果トランジスタのドレイン電極を接続し、

前記nチャネル型MOS型電界効果トランジスタ及び前記並列接続のpチャネル型MOS型電界効果トランジスタの共通接続のドレイン電極からの出力信号を、CMOSトランジスタ構成のインパータを介して出力するように構成したことを特徴とする論理回路。

【請求項14】 請求項13記載の論理回路において、 前記並列接続の二つのpチャネル型MOS型電界効果ト ランジスタに禁えて ゲート質様に一定質位を与うられ て常時オン状態にある一つの p チャネル型MOS型電界効果トランジスタを設けたことを特徴とする論理回路。

【請求項15】 請求項14記載の論理回路において、前記常時オン状態にあるpチャネル型MOS型電界効果トランジスタに並列にpチャネル型MOS型電界効果トランジスタを接続し、その並列接続のpチャネル型MOS型電界効果トランジスタのゲート電極に、前記nチャネル型MOS型電界効果トランジスタのドレイン電極からの信号と同相の信号をフィードバックして入力する構成としたことを特徴とする論理回路。

【請求項16】 請求項13, 請求項14又は請求項1 5記載の論理回路において、

この論理回路は、前記nチャネル型MOS型電界効果トランジスタのソース電極に入力される前記第2の入力信号の逆相信号を生成する回路を備え、

前記逆相信号生成回路は、電源線と基準電位点との間に 直列に接続された二つのnチャネル型MOS型電界効果 トランジスタのそれぞれのゲート電極に、前記逆相信号 と同相及び逆相の相補の信号を入力することにより、n チャネルMOS型電界効果トランジスタにおけるしきい 値落ち現象に基づいて、論理振幅が圧縮された前記逆相 信号を生成する構成であることを特徴とする論理回路。

【請求項17】 同一チップ上にデコーダ回路を備える 半導体集積回路において、

前記デコーダ回路を、請求項1から請求項16迄のいず れかに記載の論理回路をアレイ状に複数並べて配置する ことにより構成すると共に、

それぞれの論理回路内の、前記ソース電極に論理演算の 対象となる信号の逆相信号を入力されるMOS型電界効 30 果トランジスタを、隣り合う論理回路どうしでソース拡 散層を共有するように配置したことを特徴とする半導体 集積回路。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、論理回路及びこれを用いた半導体集積回路に関し、特に、例えば半導体メモリ装置におけるデコーダ回路のような、多入力でアレイ状に配置される回路に用いて好適な論理回路及びこれを用いた半導体集積回路に関する。

0 [0002]

【従来の技術】従来の多入力論理回路について、バイポーラトランジスタとMOSトランジスタとを組み合わせて構成した(以下、BiCMOSと記す)2入力NAND回路を例にして、説明する。このNAND回路の回路図を、図13に示す。図13を参照して、このNAND回路は、CMOSトランジスタ構成の論理部1と、バイポーラ・MOSトランジスタ構成の出力段2とからなっている。論理部1は、二つのpMOSトランジスタM23,M24の並列接続回路と、二つのnMOSトランジ

ランジスタに替えて、ゲート電極に一定電位を与えられ 50 スタM<sub>21</sub>, M<sub>22</sub>の直列接続回路とを、高位電源線(電圧

=  $V_{CC}$ ) 3 2 接地線 4 2 6 の間に、この順に直列接続した構成である。論理演算の対象となる二つの入力信号A,Bのうち、信号Aは、p MOSトランジスタ $M_{23}$ 及びn MOSトランジスタ $M_{21}$ それぞれのゲート電極に入力されている。一方、信号Bは、p MOSトランジスタ $M_{24}$  及びn MOSトランジスタ $M_{22}$  それぞれのゲート電極に入力されている。そして、演算結果の信号が、二つのp MOSトランジスタ及びn MOSトランジスタ及m MOSトランジスタ及びm MOSトランジスタ及m MOSトランジスタ及びm MOSトランジスタ及m MOSトランジスタ及m MOSトランジスタ及m MOSトランジスタ及m MOSトランジスタ及m MOSトランジスタ及びm MOSトランジスタ MOS

【0004】図13に示す回路では、信号Aと信号Bが 両方ともハイの場合、直列接続のnMOSトランジスタ  $M_{21}$ ,  $M_{22}$ は共にオン状態となる。一方、並列接続のp MOSトランジスタ $M_{23}$ ,  $M_{24}$ が共にオフ状態となる。その結果、 $BiPトランジスタQ_2$  はベース電極が接地 電位に下がり、オフ状態となる。一方、同じく直列接続のnMOSトランジスタ $M_{25}$ ,  $M_{26}$ が共にオン状態となるので、負荷(図示せず)の電荷はこれらのトランジスタ $M_{25}$ ,  $M_{26}$ を通って放電し、出力信号 $X_0$  はロウに下 がる。

【0005】これに対し信号A又は信号Bがロウの場合、nMOSトランジスタM21、M22のうちのどちらか一方がオフ状態になるので、これらのnMOSトランジスタはBiPトランジスタQ2のベース配位引下げには働かない。一方、pMOSトランジスタM23、M24のうちのどちらかがオン状態となるので、これらのpMOSトランジスタはBiPトランジスタQ2のベース電位を引き上げる。その結果、BiPトランジスタQ2は、ベース電圧をVCCに引き上げられて、オン状態となる。一方、直列接続のnMOSトランジスタM25、M26は、どちらかがオフ状態となるので、出力端子5からの電荷引抜き能力は無い。その結果、BiPトランジスタQ2による充電により、出力信号X0はハイに上がる。

【0006】つまり、図13に示す回路の出力X<sub>0</sub>は、 複数本の入力の全でがハイのときのみ出力がロウになり それ以外はハイ出力となる、NAND論理となってい る。半導体メモリ装置等に組み込まれるデコーダ回路に は、上記のような論理回路が頻繁に使われている。その 50 場合の回路動作上の特徴は、多数個アレイ状に並べられたNANDゲートの内で一つだけが選択出力であるロウ出力であり、それ以外の全ては非選択出力であるハイ出力となることである。デコーダ回路では、このようなゲ

刀となることである。デコーダ回路では、このようなゲートを複数段つなぐことにより、最終的には入力された 番地のメモリセルを選択することが可能となる。

[0007]

【発明が解決しようとする課題】上述した従来のNAN D回路では、出力信号Xo のハイへの引上げは、pMO SトランジスタM23, M24 (いずれか一方、又は、両 10 方)によりベース電流を供給されたBiPトランジスタ Q2 により行われる。そのため、電流能力が高く高速に 動作する。しかし、引下げは直列接続のnMOSトラン ジスタM21、M22によるBiPトランジスタQ2のベー ス電位引下げと、同じく直列接続のnMOSトランジス タM25、M26による出力負荷からの電荷の引抜きとによ っている。このことは、nMOSトランジスタのゲート 長が等価的に2倍になり、ドレイン電流の電流能力が半 分になっていることを意味する。そこでこのnMOSト ランジスタの電流能力の半減を補うために、通常、nM 20 OSトランジスタM<sub>21</sub>, M<sub>22</sub>, M<sub>25</sub>, M<sub>26</sub>のゲート幅を 大きく設計し電流能力を高めて、引下げ速度の遅れをで きるだけ起こさないようにしている。しかしながら、ゲ 一ト幅の拡大は入力信号からみえる入力容量の増大とな ってしまうので、前段の論理回路(図示せず)を遅らせ ることになる。つまり、論理ゲートが複数段存在するよ うな場合、回路の高速化のためにはファンアウト特性 (出力負荷容量対入力容量の比と遅延時間との関係) の 改善が必要となるが、そのためには直列接続されたnM

【0008】デコーダ回路について考えると、回路の目的である選択の動作速度は選択信号出力の遅延時間によるところが大きいわけであるが、その選択は、直列接続のnMOSトランジスタM21、M22及びM25、M26による出力の引下げ(NOR回路では、直列接続のpMOSトランジスタによる出力の引上げ)によって実行されるので、MOSトランジスタの直列接続による電流能力の低下は、動作速度に大きく関わってくることとなる。

OSトランジスタM<sub>21</sub>, M<sub>22</sub>, M<sub>25</sub>, M<sub>26</sub>の能力低下が

大きな障害になっているのである。

70 【0009】従って、本発明は、負荷への電荷供給あるいは負荷からの電荷引抜きの経路を構成する直列接続のMOSトランジスタ数を減じて、高速動作可能で、しかもレイアウト面積の小さい論理回路を提供することを目的とするものである。

【0010】本発明の他の目的は、例えば半導体メモリ 装置などにおけるデコーダ回路のような、論理回路を多 数アレイ状に配置する回路に適用して、選択の速度を高 速化できる論理回路を提供することである。

[0011]

リ 【課題を解決するための手段】本発明による論理回路

は、出力端子を介して外部の負荷に電荷を供給する少くとも一つ以上の第1のトランジスタと、前記出力端子を介して前記負荷から電荷を引き抜く少くとも一つ以上の第2のトランジスタとを備え、外部から入力される複数の二値論理信号の状態の組合せに応じて前記負荷への電荷の供給又はこれからの電荷の引抜きを行うことにより所定の論理演算を行う構成の論理回路において、前記第1のトランジスタ及び前記第2のトランジスタの一方を、ドレイン電極が前記出力端子に接続されたMOS型電界効果トランジスタで構成し、そのMOS型電界効果 10トランジスタのソース電極には、ゲート電極への入力信号と組み合されて論理演算の対象となるべき信号の、逆相信号を入力する構成であることを特徴とする。

【0012】又、本発明の論理回路は、上記の論理回路において、前記MOS型電界効果トランジスタのソース電極に入力される前記逆相信号を生成する回路を備え、前記逆相信号生成回路は、電源線と基準電位点との間に直列に接続された二つのnチャネル型MOS型電界効果トランジスタのそれぞれのゲート電極に、前記逆相信号と同相及び逆相の相補の信号を入力することにより、nチャネル型MOS型電界効果トランジスタにおけるしきい値落ち現象に基づいて、論理振幅が圧縮された前記逆相信号を生成する構成であることを特徴とする。

【0013】更に、本発明の半導体集積回路は、同一チップ上にデコーダ回路を備える半導体集積回路において、前記デコーダ回路を、上記の論理回路をアレイ状に多数並べて配置することにより構成すると共に、それぞれの論理回路内の、前記ソース電極に論理演算の対象となる信号の逆相信号を入力されるMOS型電界効果トランジスタは、隣り合う論理回路どうしでソース拡散層を共有するように配置したことを特徴とする。

#### [0014]

【発明の実施の形態】次に、本発明の幾つかの実施の形態について、図面を参照して説明する。図1 (a) は、本発明の第1の実施の形態の、BiCMOSによる2入力NAND論理回路の回路図を示す。図1 (a) と図13とを比較すると、本実施の形態は、出力段のBiPトランジスタのベース電位引下げ用電流経路および、出力負荷からの電荷引抜き用電流経路が、従来、nMOSトランジスタM21, M22の直列接続回路や構成されていたのに対し、それぞれ単独のnMOSトランジスタM11, M14で構成されている点が従来のNAND回路と大きく異っている。

【0015】本実施の形態において、入力信号AはpM がートに共通であり、一方、入力信号Aは信号 $A_1$ ~信 OSトランジスタ $M_{12}$ とnMOSトランジスタ $M_{11}$ のが 号 $A_4$  の4本あり、各NANDがート内のnMOSトランジスタ $M_{14}$ のが一ト電極に入力されている。ここで重 一ス電極は高位電源線(電圧= $V_{CC}$ ) 3に接続され、こ のトランジスタに並列接続されたpMOSトランジスタ このNANDが一トで共通に使っていることである。  $M_{13}$ には別の入力信号Bがゲート入力されている。これ 50 これにより、nMOSトランジスタ $M_{14}$ のソース拡散層

5二つのpMOSトランジスタの共通ドレイン電極は、コレクタ電極が電源線 3 に接続されたBiPトランジスタQ1 のベース電極に接続されている。BiPトランジスタQ1 のエミッタ電極には、信号Aをゲート入力とするnMOSトランジスタM14のドレイン電極が接続され、その接続節点が出力端子5に接続されている。そして、前述のnMOSトランジスタM11、M14のソース電極には、入力信号Bの逆相信号▽B(▽は、反転を意味する上バーの代用。以下、同じ)が入力されている。

【0016】次に、本実施の形態の論理動作を、図1 (b)に示す真理値表を参照して、説明する。入力信号 Aがロウ (=0) の場合、n MOSトランジスタ $M_{11}$ ,  $M_{14}$ はオン状態となる。一方、p MOSトランジスタ $M_{12}$ はオンとなる。従って、B i PトランジスタQ<sub>1</sub> は、信号Bの如何によらず、ベース電圧が電源電圧V CCに引き上げられて、オン状態となる。これで、コレクタ電極からエミッタ電極に大きな電流が供給され、出力端子5に接続された負荷(図示せず)を充電して、出力 $X_0$  はハイ (=1) となる。

【0017】入力信号Aがハイの場合、出力X0は、入 力信号Bの状態によって異なる。信号Bがロウのとき逆 相信号▽Bはハイとなるので、nMOSトランジスタM 11, M14はオフ状態となる。一方、pMOSトランジス タM<sub>12</sub>もオフ状態となるが、もう一つのpMOSトラン ジスタM13はオン状態となる。従って、出力X0 は先程 と同様に、ハイ出力となる。次に、入力信号Bがハイの ときは、n MOSトランジスタM<sub>11</sub>, M<sub>14</sub>はゲート電極 がハイでソース電極がロウとなるので、共にオン状態と なる。これに対し、pMOSトランジスタM<sub>12</sub>, M<sub>13</sub>は 30 両方共オフ状態になる。従って、BiPトランQ1 はべ ース電極が接地電位に下がり、オフ状態となる。そし て、nMOSトランジスタM14のオン電流能力により出 力負荷が放電され、出力Xo がロウに引き下げられる。 【0018】本実施の形態の過渡応答については、逆相 信号▽Bにおける、nMOSトランジスタM<sub>11</sub>, M<sub>14</sub>の ソース電極への入力動作が特徴となる。ここで、本実施 の形態に用いたnMOSトラジスタのソース電極容量に ついて説明する。図1(a)に示す回路のnMOSトラ ンジスタM14のレイアウトパターンを、図1 (c) に示 40 す。ここでは半導体メモリ装置のデコーダ回路を想定し ており、4つのNANDゲートがNAND(1)からN AND(4)までアレイ状に配置されて場合について、 各ゲート内のnMOSトランジスタM14のレイアウトを 示している。この場合、逆相信号▽Bは4つのNAND ゲートに共通であり、一方、入力信号Aは信号A1 ~信 号A4 の4本あり、各NANDゲート内のnMOSトラ ンジスタM14のゲート電極に入力されている。ここで重 要なのは、nMOSトランジスタM14のソース拡散層を 二つのNANDゲートで共通に使っていることである。

40

の容量は約半分になる。更に、フィールド側の側面容量 が大きいデバイスでは、半分以下に低減される。このよ うな構造にすることによって、本実施の形態は、入力容 量が通常のゲート入力容量に比べ約半分程度まで下が り、ファンアウト特性が向上する。又、nMOSトラン ジスタM14はトランスファゲートとして働くので、ゲー ト入力によるオン動作よりも速く出力端子5から電流を

出力端子5の負荷容量<逆相信号▽Bの負荷容量

逆相信号▽Bの負荷容量が大きければ、出力端子5から の放電電流による影響は、ほとんど見えてこない。尚、 以上は、n MOSトランジスタM14のソース拡散層を隣 り合うNANDゲートどうしで共有する例であるが、こ のようなレイアウト構造にすることの利点は、nMOS トランジスM11においても、同様に得られる。

【0021】次に、信号Aの入力に対する応答について みると、二つのnMOSトランジスタM11, M14は共に ソース電極が接地線に接続された状態となる。すなわ ち、一段のnMOSトランジスタのみで出力Xoを引き 下げることになるので、やはり高速動作が可能となる。 尚、nMOSトランジスタのソース電極に逆相信号▽B が接続されていることの影響は、先程の、出力端子5と の容量比の条件式●を満足していればソース電圧が大き く浮くことはなく、nMOSトランジスタの高い電流能 力を十分引き出だすことができる。

【0022】実際のデコーダ回路を考えた場合、信号B とその逆相信号▽Bとは、同時に供給され或いは、容易 に得られるはずである。例えば、2本のアドレスを入力 とする4つのNAND回路の場合、入力信号は2本のア ドレス信号それぞれの同相信号と逆相信号であり、デコ ーダ回路を考えると、必然的に存在しているものであ る。一方、初段のデコーダ回路以降のデコーダ回路にお いては逆相信号は必ずしも存在するとは限らないが、こ の場合でもインパータを一段介して複数個のNANDゲ ート用に逆相信号を発生することは容易である。 そのと きは、負荷の小さい信号Bの方を発生させることが望ま しい。

【0023】次に、本発明の第2の実施の形態につい て、図2を用いて説明する。本実施の形態では、出力段 のBiPトランジスタQ3 のベース電位引上げ用pMO Sトランジスタを、pMOSトランジスタM32の一個の みとしている。そして、このトランジスタのゲート電極 を接地線4に接続して接地電位をゲート入力とすること で、pMOSトランジスタM32を常時オン状態で使って いる。従って、入力信号は、信号Aと逆相信号▽Bのみ である。第1の実施の形態とは異って、信号Bを必要と しない。又、索子数も、1個減っている。

【0024】本実施の形態では、信号Aがハイで且つ逆 相信号▽Bがロウ以外では、nMOSトランジスタ M31, M33はオフであり、pMOSトランジスタM32に よりBiPトランジスタQ3 のベース電極が電源電圧V

10 引き始める。従って、前段の論理回路から含めて非常に 高速な動作が可能となる。

【0019】但し、注意が必要なのは、出力端子5の負 荷容量を入力信号である▽Bの配線を通して放電してい るので、高速動作のためには、下記の式Oで表される条 件を満たすことが必要である。

[0020]

ccに引き上げられる。その結果、BiPトランジスタQ 10 g がオン状態となり、出力Xo をハイにする。信号Aが ハイで且つ逆相信号▽Bがロウのときは、nMOSトラ ンジスタM31, M33が共にオン状態となる。そして、n MOSトランジスタM33の電流能力で出力X0をロウに 引き下げる。

【0025】ここで、pMOSトランジスタM32が常時 オン状態にあるので、BiPトランジスQ3 のベース電 位はnMOSトランジスタM31とpMOSトランジスタ M32とのインピーダンス比により決まる。そこで、その ベース電位がBiPトランジスタQ3 のベース・エミッ 20 夕間のpn接合順方向電圧である約0.8 V以下となる ようにしておけば、BiPトランジスクQ3 はオフとな るので、ロウ出力に問題はない。pMOSトランジスタ M32のサイズはBiPトランジスタQ3 のオン能力以外 に、トランジスタQ3 がオフ状態にあるときのベース電 位を決定しているので、あまり大きくはできない。従っ て、ハイ出力つまりデコーダとして考えたときの非選択 出力が、第1の実施の形態ほどは速くない。しかし、入 力容量がpMOSトランジスタの分だけ減少しているの で、ファンアウト特性ではほとんど差は生じない。

30 【0026】次に、本発明の第3の実施の形態を、図3 を用いて説明する。図3を参照すると、本実施の形態 は、出力引下げ用にただ一個のnMOSトランジスタM 41を用いている点はこれ迄の実施の形態と同じである。 しかし、出力Xn 引上げ用トランジスタとしてBiPト ランジスタのみを用いている点に、特徴がある。 nMO SトランジスタM41のソース電極に入力される逆相信号 ▽BをBi PトランジスタQ41のベース電極にも入力 し、これに並列接続したBiPトランジスタQ42のペー ス電極には信号Aの逆相信号VAが入力されている。

【0027】本実施の形態では、信号Aがハイで逆相信 号▽Bがロウ(つまり、A=1, B=1)のとき、nM OSトランジスタM41がオン状態となる。このとき同時 に、逆相信号▽A, 逆相信号▽Bが共にロウになるの で、二つのBiPトランジスタQ41, Q42は、共にオフ 状態となる。その結果、出力Xo はロウとなる。それ以 外のときは、nMOSトランジスタM41がオフ状態にな る。一方、BiPトランジスタQ41, Q42のうち少なく とも一つはオン状態にある。従って、出力Xg はハイに 引き上げられる。本実施の形態の場合、出力引上げ用B 50 i PトランジスタQ41, Q42を逆相信号▽A, ▽Bで直

接駆動するので高速動作が期待できるが、入力信号からはBiPトランジスタのベース電極容量が見えるので、ファンアウト特性としては今までの例ほど改善効果は大きくない。しかし、素子数がわずか3素子であるので、チップ上でのレイアウト面積等を考えた場合、大きなメリットを持っている。

【0028】図4に、従来のNAND回路の性能と本発明の第1及び第3の実施の形態の性能とを比較した結果を示す。図4において、横軸は、NAND回路の構成素子数を示す。縦軸は、NAND回路の後にインバータを接続した形での合計の遅延時間を示す。ここで、遅延時間は、ファンアウト特性を考慮して、出力負荷の容量Cout /入力容量Cin=20と一定にしたときの値である。又、二本の入力それぞれのハイ、ロウ入力での遅延時間を平均した値を、比較している。第1の実施の形態では素子の減少は2個であるが、遅延時間に関しては20%近い改善効果がある。一方、第3の実施の形態では素子の減少は2個であるが、遅延時間に関しては20%近い改善効果がある。一方、第3の実施の形態では素子の減少は2個であるが、遅延時間の改善は10%程度だが、素子数は半分以下に削減される。このように速度改善を重視するか或いは、素子数削減によるレイアウト面積削減を重視するかを、設計する製品の目標性能に合わせて選択できる。

【0029】次に、本発明の第4の実施の形態につい て、図5を用いて説明する。本実施の形態は、BiCM OSによる2入力NOR回路である。図5を参照して、 入力信号A、Bをゲート入力とする並列接続のnMOS トランジスタとして、BiPトランジスタQ6 のベース 電位引下げ用に、トランジスタM62, M63がある。又、 出力X1 引下げ用に、トランジスタM64, M65がある。 一方、BiPトランジスタQ6 のペース電位引上げ用に は、信号Aをゲート入力とし逆相信号▽Bをソース入力 とするpMOSトランジスタM61が、一個だけ接続され ている。従来のNOR回路では、この部分が直列二段積 みの二つのpMOSトランジスタで構成される。従っ て、ハイ出力のとき、pMOSトランジスタのオン状態 での電流能力は低く、トランジスタQ6 に十分なベース 電流を供給できない。すなわち、BiPトランジスタQ 6 の能力が生かされず、高速化が容易ではなかった。本 実施の形態のNOR回路では、NAND回路のときと同 様で、pMOSトランジスタの電流能力を高くできるの で、高速化が可能である。

【0030】次に、本発明の第5の実施の形態について、図6を用いて説明する。本実施の形態では、先の第4の実施の形態(図5参照)に対し、出力段BiPトランジスタQ7のベース電位引下げ用トランジスタを、nMOSトランジスタM72の一個だけで構成している。このnMOSトランジスタM72は、ゲート電極が電源線3に接続されゲート電圧として電源電圧Vccを与えられて、常時オン状態にある。このような回路構成の場合、nMOSトランジスタM72がオフ状態をとり得るトランジスタであれば、BiPトランジスタQ7のベース電位

は電源電圧 $V_{CC}$ まで上がりやすい。ところが本実施の形態においては、トランジスタ $M_{72}$ が常時オン状態にあるので、トランジスタ $Q_7$ のベース電位は、pMOSトランジスタ $M_{71}$ とnMOSトランジスタ $M_{72}$ とのインピーダンス比による分だけ、電源電圧 $V_{CC}$ より低下する。この低下分は出力 $X_1$ の低下として装出してくるので、これが次段の回路特性を悪化させない程度にする必要があ

【0032】次に、本発明の第6の実施の形態について、図7を用いて説明する。本実施の形態の論理回路は、BiPトランジスタを用いないCMOS構成の、NAND回路+インバータによるAND回路である。図7を参照して、pMOSトランジスタM82、M83を並列接続し、入力信号A、Bをそれぞれのゲート電極に一つずつ割り振って入力する。一方、nMOSトランジスタM81に対しては、ゲート電極に信号Aを入力し、ソース電極に逆相信号▽Bを入力する。そして、これらpMOSトランジスタ及びnMOSトランジスタの共通接続のドレイン電極をNAND出力として、pMOSトランジスタM84とnMOSトランジスタM85との直列接続からからなるCMOSインバータに入力する。そのインバータの出力が、AND論理の出力X2である。

【0033】NAND論理部分の回路動作および特性は 先に示したBiCMOSによるNAND回路(第1の実 施の形態。図1参照)と同様であるが、本実施の形態で はNAND回路の出力点にCMOSインパータを接続し た、AND論理形式を基本単位と考えている。CMOS 40 回路はBiCMOS回路に比べて負荷に対する駆動能力 が低いことから、大きな負荷を駆動するときは、複数の 回路つまり論理回路に駆動用のインパータを接続する構 成が、一般的である。このやり方は、逆相信号▽Bをソ ース入力とするnMOSトランジスタによる動作とも相 性がよい。これまで説明したように、高速性を発揮させ るためには逆相信号▽Bの負荷容量に比べNAND出力 の負荷容量を小さくする必要があるが、NAND出力で 出力X2の大きな負荷を直接駆動する形では、この条件 は崩れ易くなる。いま、デコーダ回路を考えると、その

ジスタであれば、BiPトランジスクQ7のベース電位 50 デコーダ出力は次段の多数の論理回路に入るのである

20

4

が、そのほとんどは非選択になり、選択側でのみ、nM OSトランジスタM81のソース電極を通してNAND出力の負荷がみえてくる。その場合のNAND出力部分の出力負荷容量は、駆動用CMOSインパータの入力容量のみである。その結果、デコーダ出力のほとんどの負荷容量は、非選択側の入力容量および配線容量の合計となる。したがって、高速化の条件は容易に達成され、高速性能が発揮されやすくなる。

【0034】次に、本発明の第7の実施の形態につい て、図8を用いて説明する。本実施の形態は、第6の実 施の形態によるCMOSでのAND回路に対し、NAN D論理部分のpMOSトランジスタを、常時オン状態に ある一個のpMOSトランジスタMg2で構成したもので あり、NAND回路にCMOSインパータが接続された AND出力の形を取っている。この構成では、nMOS トランジスクM91がオン状態となったとき、NAND出 力は接地電位までは下がらず、わずかに浮くことにな る。しかし、その出力の浮きが次のインパータのnMO SトランジスタMg4のしきい値電圧より低ければ、大き な貫通電流の心配はない。勿論、トランジスタM92を通 った貫通電流は流れるが、このトランジスタはサイズが 小さく電流能力が小さいし、又、デコーダ回路を考える と選択時のみなので流れる回路数も非常に少なく、特に 大きな問題ではない。

【0036】図9中のAND回路を構成するMOSトランジスタの内、逆相信号 $\nabla$ Bがソース電極に入力されるn MOSトランジスタ $M_{102}$  がオフ状態となる条件は、このトランジスタのソース電圧が、ゲート電圧よりしきい値電圧 $V_{TH}$ だけ低い電圧になることである。従って、本実施の形態では、n MOSトランジスタ $M_{102}$  のソース電圧つまり、逆相信号 $\nabla$ Bのハイレベルが $V_{CC}$ - $V_{TH}$ まで上がれば十分である。その逆相信号 $\nabla$ Bをハイに引き上げるのは、逆相信号生成回路内のn MOSトランジスタ $M_{103}$  であって、この逆相信号発生回路への入力信号 $\nabla$ Bのがハイのとき、出力の逆相信号 $\nabla$ Bがハイとなる。その場合、入力信号 $\nabla$ Bののハイレベルは電源電圧 $V_{CC}$ に一致するが、得られる出力信号 $\nabla$ Bのハイレベル

は、 $nMOSトランジスタM_{103}$  における「しきい値落ち現象」により、 $V_{CC}-V_{TH}$ となる。この逆相信号 $\nabla B$ のハイレベルは、AND論理部側の $nMOSトランジスタM_{102}$  のオフ条件に一致する。すなわち、本実施の形態のように構成すると、逆相信号 $\nabla B$ の振幅を小さくでき、高速化と低電流化という効果を同時に得ることができる。例えば、電源電圧 $V_{CC}=3$ . 3 V として見積もると、AND出力までの遅延時間が約20%短縮され、消費電流が約30%減少する。更に、逆相信号生成回路に電流能力が低いpMOSトランジスタに替えてnMOSトランジスタを用いることで、トランジスタサイズを小さくすることができ、逆相信号線駆動バッファのレイアウト面積を約25%縮小することができる。

【0037】次に、本発明の第9の実施の形態につい て、図10を用いて説明する。本実旅の形態は、第7の 実施の形態に対し、常時オン状態にあるpMOSトラン ジスタM<sub>112</sub> に並列に、pMOSトランジスタM<sub>113</sub> を 接続した点に特徴がある。このpMOSトランジスタM 113 のゲート電極には、AND出力X2 の反転信号が入 力されている。このフィードバックにより、NAND出 力がロウからハイに上がるとき、pMOSトランジスタ M<sub>113</sub> はオン状態にあってトランジスタM<sub>112</sub> と協働し て電荷を供給するので、NAND出力が速く引き上が る。一方、NAND出力がハイからロウに下がるとき は、pMOSトランジスタM<sub>113</sub> はオフ状態にあり、n MOSトランジスタM<sub>111</sub> には電流を流さないので、N AND出力の引下げ速度に影響しない。尚、pMOSト ランジスタM<sub>112</sub> の電流能力に対してpMOSトランジ スタM<sub>113</sub> の電流能力を大きめの比率にすることで、こ の高速化のフィードバック効果は高まるが、NAND出 力のロウ電圧の浮きやハイ電圧の保持力が低下するので 注意が必要である。

【0038】次に、本発明の第10の実施の形態につい て、図11を用いて説明する。本実施の形態は、NOR 論理回路をpMOSトランジスタM<sub>121</sub> とnMOSトラ ンジスタM122 との直列接統回路で構成し、そのNOR 出力をインパータ7で反転させたOR論理回路となって いる。今までのAND回路(第7の実施の形態。図8巻 照)におけるnMOSトランジスタと同様に、pMOS 40 トランジスタ $M_{121}$  のゲート電極に信号Aを入力し、ソ ース電極に逆相信母▽Bを入力している。 p MOSトラ ンジスタM121 は、信号Aがロウで逆相信号▽Bがハイ (つまり、A=0, B=0) のときだけオン状態とな る。従って、出力X3 はこのときだけ、ロウとなる。そ れ以外のときはpMOSトランジスタM<sub>121</sub> が常にオフ 状態にあるので、出力 X3 は、ハイとなる。このように 本実施の形態も、これまでの実施の形態におけると同様 に、容易に高速動作を実現できる。

【0039】図12に、MOSトランジスタによるAN 50 D回路のファンアウト特性を、従来の回路と本発明の実

施の形態とで比較して示す。図12において、機軸は、NAND+インパータの構成によるAND回路でのCout/Cinを示す。縦軸は、遅延時間を示す。図に示す遅延時間は、2本の入力それぞれのハイ、ロウ変化時の遅延時間を平均したものであり、従来のAND回路については一般的なCMOS構成の回路における値を示し、本発明については第7と第9の実施の形態のAND回路における値を示してある。図から、ファンアウト係数によらず、従来の回路に比べ本発明の実施の形態の方が高速であり、フィードバックを加えた第9の実施の形態は特に高速であることがわかる。つまり、同じCout/Cinならば遅延時間を約30~40%も短縮することができる。

#### [0040]

【発明の効果】以上説明したとおり、本発明は、NAN D論理回路の、従来複数個のnMOSトランジスタの直 列縦積み接続で構成していた電荷引抜き経路を、ただ一 個のnMOSトランジスタで構成し、そのnMOSトラ ンジスタには、ゲート入力の他に、ソース電極にも逆相 信号を直接入力している。これにより本発明によれば、 nMOSトランジスタによる出力の引下げ能力を高くで きる。上記の構成をBiCMOSのNAND回路に適用 するときは、出力引下げ用および出力段パイポーラトラ ンジスタのベース電位引下げ用の両方に適用することに より、動作速度を高めるとともに、素子数を減じレイア ウト面積を縮小することができる。又、CMOSのNA ND回路に適用するときは、インパータを加えたAND 回路を基本単位とすることで、ソース入力の逆相信号線 容量に対するNAND出力の負荷容量を小さくして、高 速性を引き出すことができる。

【0041】更に、このソース入力の逆相信号を生成する回路を設け、逆相信号の振幅を圧縮することにより、回路動作を高速化させ低電力化を計ることがでる。

【0042】本発明はこれを、NAND、AND論理以外の、NOR論理やOR論理などの論理回路にも同様に適用できるので、特に半導体メモリ装置におけるデコーダ回路などを構成した場合、高速化、レイアウト面積低減、低消費電力化などの大きな効果をもたらす。

## 

#### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態によるNAND回路の回路図、真理値表及びレイアウトパターンを示す図である。

16

【図2】本発明の第2の実施の形態によるNAND回路の回路図である。

【図3】本発明の第3の実施の形態によるNAND回路の回路図である。

【図4】NAND回路における素子数対遅延時間の関係 10 を、従来のNAND回路と本発明の実施の形態によるB iCMOS構成のNAND回路とで比較して示す図であ る。

【図5】本発明の第4の実施の形態によるNOR回路の 回路図である。

【図6】本発明の第5の実施の形態によるNOR回路の 回路図である。

【図7】本発明の第6の実施の形態によるAND回路の回路図である。

【図8】本発明の第7の実施の形態によるAND回路の 20 回路図である。

【図9】本発明の第8の実施の形態による、逆相信号生成回路を備えるAND回路の回路図である。


【図10】本発明の第9の実施の形態によるAND回路の回路図である。


【図11】本発明の第10の実施の形態によるOR回路の回路図である。

【図12】AND回路における素子数対遅延時間の関係を、従来のAND回路と本発明の実施の形態によるCM OS構成のAND回路とで比較して示す図である。


30 【図13】従来のNAND回路の一例の回路図である。 【符号の説明】

- 1 論理部
- 2 出力段
- 3 高位電源線
- 4 接地線
- 5 出力端子
- 6 逆相信号線
- 7 インパータ









フロントページの続き

(51) Int. C1. <sup>6</sup> H O 3 K 19/20

識別記号 庁内整理番号

F I H O 3 K 19/094 技術表示箇所

Α